来源：中国电子报
戈登•摩尔刚刚去世，业界关于摩尔定律未来如何演进的分析再次多了起来。当前主流观点集中在“延续摩尔More Moore”、“超越摩尔More than Moore”与扩充摩尔（Beyond Moore) 三个分支路径之上，即通过芯片的架构创新、异构集成或者新材料的引用，实现更高的芯片性能与更低的成本。
然而，值得注意的是，性能与成本并非集成电路技术发展的全部，功耗的降低同样极其重要。实际上，数十年以来指导芯片工艺技术演进的，除摩尔定律之外，还有一条“登纳德缩放比例定律”(Dennard Scaling)，由IBM托马斯•沃森研究中心科学家罗伯特•登纳德于1974年提出。该定律指出，每平方毫米硅的功耗几乎是恒定的，随着晶体管密度的增加，每个晶体管的功耗会下降。根据登纳德缩放比例定律，随着芯片尺寸的缩小，所需的电压和电流会下降，芯片产生的功耗也会降低。
不过，登纳德定律从2007年就开始显著放缓，到2012年左右已接近失效。因为随着工艺线宽越来越接近物理极限，高制程的芯片，意味着晶体管中关键部件栅极的长度越来越小，越小的晶体管会使得晶体管漏电现象越严重，使得芯片在往更小工艺制作时，功耗不减反增，同时带来严重的散热问题。
摩尔定律减速叠加登纳德定律失效，使得芯片制程提升给芯片性能、节能带来的收益持续降低。芯片能耗的提高又给进入数字时代的人们巨大挑战。比如人们日常工作中经常用的个人电脑，处理器已经占到电脑整机耗能的30%以上。手机作为芯片使用大户，历来对先进工艺的需求都走在行业前沿，但随着芯片功耗的代际收益逐渐减少，未来想通过工艺提升实现功耗大幅下降已经非常困难。
另一个令人警醒的案例来自于数据中心。据报道，在爱尔兰，70座数据中心就消耗了该国14%的能源，可见处理器运算当中能源消耗量巨大。人们目前正在建设位于海底，使用海水冷却的数据中心。随着ChatGPT热潮的持续，未来AI运行的算力需求将更加强烈，也将产生更加巨大的能源消耗，以至有学者预测2030年AI会消耗全球生产电力的30%～50%，用于计算和冷却。
正因如此，降低处理器运行中的能耗成为集成电路行业的主攻方向之一。多年之前，记者采访美国加州大学伯克利分校教授、FinFET技术发明人胡正明时，其便预测：“集成电路的发展路径并不一定非要把线宽越做越小，现在存储器已经朝三维方向发展了。当然我们希望把它做得更小，可是我们也可以采取其他方法推进集成电路技术的发展，比如减少芯片的能耗。这个方向芯片还有超过1000倍的能耗可以降低。”学术界很早已经预见到了问题所在，也有越来越多的公司与机构着手研究芯片节能的问题。
可是在失去工艺微缩降耗这一利器之后，人们该如何实现芯片的降耗节能呢？记者采访了多位专家，总结起来就是需要“抠细节”了——从架构、芯片设计、软件、功能硬件、电源管理等不同层面开展工作。这是一个系统性的工作。
英特尔研究院副总裁、英特尔中国研究院院长宋继强表示：“首先，我们得有一个能够监测处理器各项运行指标的方案。对处理器设计来讲，是要增加更多可以遥测的测试点，通过系统工具更清楚地查看处理器的工作状况，比如哪些运行比较饱满，哪些是在空转，数据阻塞多发生在什么地方。要做到对处理器的运行心中有数。”“在处理器设计的时候，可以更好的做好多核的协同，核与核之间的调度，包括多核之间做内存、缓存同步时，也有许多降低能耗的空间。因为除了计算之外，芯片很大部分能耗是发生在数据间的相互交换之上。如果CPU和GPU之间能够用一个比较好的协议通道去沟通，能够降低许多能耗。”
除此之外，在单芯片之上的平台间多芯片协同，系统层的节能设计，都有大量可资挖掘的要素。ADI中国区销售副总裁赵传禹就指出，通过创新的电源管理技术，相比传统方式，可以帮客户实现更好的节能方案。再比如人们正在开发类脑计算技术，通过设备仿照生物大脑的方式来传递及处理信息，可以实现超低能量的消耗。
胡正明曾经指出：“线宽的微缩总有一个极限，到了某种程度，就没有经济效应驱动人们把这条路径继续走下去。但是我们并不一定非要一条路走到黑，我们也可以转换一个思路，同样可能实现我们想要达到的目的。”摩尔定律的演进正是如此，工艺线宽并非人们的终极追求，转换一个思路同样也可推进集成电路技术的发展。